岗位职责：
1. 了解公司设计的IP并开发相关验证环境及验证计划，需与IP开发工程师密集的互动与讨论；
2. 使用UVM、System Verilog 及 System C 开发验证环境；
3. 掌握关键设计及Corner Case并设计相关之验证计划；
4. 与设计师共同找出仿真之错误项目；
5. 针对验证结果(包括后续平台的验证)修改验证计划及提升验证质量。
任职要求：
1. 集成电路工程、微电子、电子科学与技术等相关专业，重点院校本科及以上学历；
2. 熟练System Verilog以及UVM验证开发概念；
3. 熟悉逻辑仿真以及调试工具的使用，如Verdi、VCS；
4. 具有阅读英语技术数据的能力；
5. 了解 CPU(RiscV、ARM)、Bus(AXI、AHB)、NAND Flash、DRAM等优先考虑；
6. 工作认真细致、责任心强、具有良好的沟通能力以及学习能力、为人正直诚信、较强的协调能力，以及团队合作意识。